Coreboot 25.12 znatno širi podporo za strojno opremo, vključno z AMD Turinom, novimi Intelovimi matičnimi ploščami in prenosniki.

  • Kritični podsistemi, kot so SMMSTORE, MIPI kamere, CFR za konfiguracijo med izvajanjem in platforma Qualcomm X1P42100, se krepijo.
  • Izboljšave ACPI, APEI, commonlib in različnih gonilnikov povečujejo stabilnost, diagnostiko napak in doslednost kode.
  • Projekt vzdržuje svoj četrtletni cikel izdajanja, pri čemer se orodjarna in koda prodajalcev posodabljajo in podpisujejo z uporabo GPG.
Pablinux

15 minut

Coreboot 25.12

Coreboot se je uveljavil kot eden najpomembnejših projektov odprtokodne vdelane programske opreme za tiste, ki želijo Poslovite se od lastniškega BIOS-a in uživajte v hitri in pregledni zagonski izkušnji.Nova različica Coreboota 25.12 Izide kot stabilna četrtletna izdaja In prinaša korenite spremembe tako na ravni podpore strojne opreme kot tudi notranje infrastrukture, namenjene proizvajalcem originalne opreme, integratorjem in razvijalcem, ki potrebujejo trdne temelje za gradnjo.

V tej različici so bili integrirani več kot 750 prispevkov, ki jih je prispevalo več kot sto sodelavcevZ veliko novimi avtorji in jasnim fokusom: razširitev števila podprtih platform (zlasti Intel, AMD, Qualcomm in MediaTek), izboljšanje obravnavanja napak prek ACPI in APEI, okrepitev upravljanja kamer MIPI in shranjevanja SMMSTORE ter nadaljnje izpopolnjevanje podrobnosti o zmogljivosti in stabilnosti v celotnem ekosistemu.

Ključne nove funkcije programa Coreboot 25.12

Projekt napoveduje coreboot 25.12 kot Najnovejša različica stabilne veje, izdana decembra v četrtletnem cikluTa veja je namenjena predvsem proizvajalcem (OEM/ODM) in organizacijam, ki imajo raje manj dinamično osnovo kot glavna veja. Kljub temu razvijalci sami priporočajo, da tisti, ki prevajajo vdelano programsko opremo za lastno uporabo, delajo neposredno z glavno vejo, ki je posodobljena in prejema stalne popravke napak.

Med globalnimi spremembami ta različica dodaja 757 zapisov, 106 avtorjev in 21 razvijalcev, ki prvič prispevajoDodanih je bilo več kot 62.000 vrstic kode in odstranjenih nekaj manj kot 10.000, kar pomeni neto razliko več kot 52.000 vrstic, kar jasno kaže, da ne gre za preprosto manjšo revizijo, temveč za velik preskok v zmogljivostih in platformah.

Podpora za novo platformo in procesor v Corebootu 25.12

Ena od velikih prednosti Coreboota 25.12 je razširitev podpore za strojno opremo, s posebnim poudarkom na sodoben ekosistem namiznih in prenosnih računalnikov, strežnikov in naprav ARMDodajajo se nove matične plošče in novi SoC-ji, izpopolnjujejo pa se tudi številni obstoječi.

Predhodna podpora za AMD EPYC 9005 “Turin”

Na področju strežnikov x86_64 uvaja coreboot 25.12 podpora na ravni "dokaza koncepta" za procesorje AMD EPYC 9005 z kodnim imenom TurinTo je prvi korak, ki te procesorje približa popolnoma odprti vdelani programski opremi, po poti, ki smo jo že začeli z EPYC Genoa.

Ta predhodna podpora odpira možnost, da v skladu openSIL dozori do stabilne produkcijeTako procesorji EPYC kot tudi prihodnje generacije procesorjev Ryzen in Zen 6 bodo imeli več matičnih plošč, združljivih z odprtokodno vdelano programsko opremo. Trenutna podpora je osnovna, vendar kaže smer, v katero se giblje skupnost, saj bo strežnikom naslednje generacije omogočila zagon s Corebootom brez zanašanja na nepregledno vdelano programsko opremo.

Nove matične plošče in naprave, podprte v Corebootu 25.12

Ta različica znatno podaljšuje Seznam matičnih plošč in sistemov z uradno podporo, od klasične strojne opreme do najnovejših platform. Nove funkcije vključujejo:

  • ASRock Z77 Extreme4, namenjen procesorjem Intel Core 2. in 3. generacije, idealen za recikliranje stare strojne opreme z brezplačno vdelano programsko opremo.
  • ASUS PRIME H610I-PLUS D4, sodobna mini-ITX matična plošča, ki podpira procesorje Intel Core 13. in 14. generacije, zelo zanimiva za današnje kompaktne sisteme.
  • Lenovo ThinkPad T470s in T580 (različica sklkbl_thinkpad), dva zelo priljubljena prenosnika v profesionalnih okoljih, ki dopolnjujeta ekosistem združljivih prenosnikov.
  • Siemens MC EHL6, znotraj družine Siemens MC EHL, zasnovan za industrijske aplikacije, kjer je zanesljivost vdelane programske opreme ključnega pomena.
  • Zvezdni laboratoriji Starfighter (Arrow Lake 285H), prenosnik, namenjen uporabnikom, ki iščejo uporabniku prijazno napravo z odprto vdelano programsko opremo že od prvega dne.
  • Topton ADL TWL (X2E_N150), kompaktna platforma, ki temelji na Alder Lakeu, značilna za mini osebne računalnike in vgrajene sisteme.
  • Različne naprave z operacijskim sistemom Google ChromeOS: Fatcat (rubin), Ocelot (kodkod, ocicat), Rauru (safir), Skywalker (Dooku, Grogu), ki imajo koristi od izboljšav v konfiguracijah vdelane programske opreme in gonilnikov.

Poleg zgornjega seznama še naprej prihaja do stalnega pritoka novi Chromebooki in določene različice matičnih ploščTo je skupna značilnost v vsaki različici programa Coreboot, kar utrjuje njegovo prisotnost v ekosistemu izobraževalnih in lahkih prenosnikov.

Qualcomm Snapdragon X1 Plus (X1P42100) in ekosistem ARM

V okolju ARM64 uvaja coreboot 25.12 začetna aktivacija platforme Qualcomm X1P42100, znane kot Snapdragon X1 PlusTa korak je ključen za uvedbo odprte vdelane programske opreme v sisteme na čipu, zasnovane za prenosnike ARM in naprave, ki so vedno povezane.

Delo na tem SoC-ju ni omejeno na "zagon in to je to", ampak ga spremlja še obsežne izboljšave pri odpravljanju napak in upravljanju pomnilnikaki si ga bomo podrobneje ogledali v posebnem razdelku in ki bo postavil temelje za udobno delo razvijalcev na tej platformi skozi celoten življenjski cikel naprave.

Posodobitve Intelovih in AMD-jevih sistemov na čipu

Intelov Coreboot dodaja podporo za LPCAMM (Low Power Compression Attached Memory Module) na platformah Panther LakeTa nova vrsta pomnilniškega modula, zasnovana za prenosnike in tanke računalnike, zahteva posebno topologijo, ki jo mora vdelana programska oprema poznati, da jo lahko pravilno zazna in konfigurira.

Za opis je bila dodana infrastruktura Topologija LPCAMM Dodana je bila tudi začetna podpora za referenčno ploščo Panther Lake RVP T3. To Coreboot postavlja prednost pri uvajanju te pomnilniške tehnologije v prihodnjih generacijah prenosnikov.

Pri AMD-ju je platforma Glinda je deležna številnih izboljšav in je razširjena z različico Faegan SoCKljučne spremembe vključujejo konfiguracijo USB4 prek drevesa naprav FSP, dodajanje omrežnih naprav 10GbE in natančno komunikacijo napetosti DIMM znotraj konfiguracije FSP. Vse to se odraža v bolj izpopolnjeni in podrobni podpori za sodobne platforme AMD.

Možnosti konfiguracije izvajalnega okolja (RFC)

Zelo vidna izboljšava za proizvajalce in napredne uporabnike je razširitev možnosti konfiguracije vdelane programske opreme med izvajanjem, znane kot CFR ali predstavitev obrazcev corebootDo sedaj je bilo za številne parametre potrebno ponovno prevajanje slike; s tem ogrodjem postane velik del te konfiguracije dinamičen.

Prikazan je bil meni z možnostmi nastavitev več kot 40 matičnih plošč in različiczlasti znotraj Googlovega ekosistema ChromeOS. Te možnosti med drugim omogočajo:

  • Omogoči ali onemogoči Integrirana grafična kartica (iGPU).
  • Izberite med sledilna ploščica in zaslon na dotik na hibridnih napravah.
  • Prilagodite parametre nadzor ventilatorjev in nekatere funkcije strojne opreme.

Okvir CFR za vsako možnost opredeljuje prikazno ime, besedilo pomoči, privzeta vrednost in zastavice izvajalnega okoljaTo omogoča, da koristni tovori (kot so SeaBIOS, LinuxBoot ali drugi) prikazujejo dosleden meni. Poleg tega je ohranjena združljivost s prejšnjimi različicami in načrtovana je integracija s spremenljivim shranjevanjem UEFI in drugimi trajnimi zalednimi sistemi.

Povečana zmogljivost SMMSTORE in s tem povezane izboljšave, ki prihajajo z različico coreboot 25.12

Drug ključni element te izdaje je sprememba zaščitenega podsistema shranjevanja SMMSTORE. V različici coreboot 25.12, Podvoji privzeto velikost SMMSTORE z 256 KB na 512 KBTo je pomembno v sistemih, ki se za napredne konfiguracije zanašajo na spremenljivke UEFI in trajne podatke.

Platforme kot Sarien, Reef, Octopus, Drallion, Skyrim, Zork ali GuybrushMed drugim so bili posodobljeni, da bi izkoristili to povečanje in zagotovili razumen prostor za trenutne zahteve glede spremenljivk vdelane programske opreme.

Skupaj s tem skokom v zmogljivosti so bile uvedene naslednje Popravki poravnave strukture SMMSTORE v2To pomaga zagotoviti dosledno delovanje v različnih arhitekturah in koristnih obremenitvah, s čimer se zmanjšajo presenečenja zaradi subtilnih nezdružljivosti.

Izboljšave MIPI kamere za Intelove platforme

Upravljanje kamer MIPI na platformah Intel, zlasti za operacijske sisteme, kot je Windows, je deležno večje posodobitve. Gonilnik kamere MIPI zdaj izvaja veliko bolj celovita podpora za SSDB (Sensor Static Data Block), z dobro definiranimi naštevanji in bitnimi polji za vsa ustrezna polja.

Najpomembnejše izboljšave To področje vključuje več sprememb, katerih cilj je pravilno naštevanje in konfiguracija senzorjev:

  • Sistematično ustvarjanje Informacije o PLD (deskriptorju fizične lokacije) za vsak senzor ključno, da sistem ve, kje se posamezna kamera fizično nahaja.
  • Samodejna dodelitev smiselne privzete vrednosti na SSDBzmanjšanje verjetnosti nepopolnih konfiguracij.
  • Izboljšana podpora za Tip VCM (motor z glasovno tuljavo) in naslovi I2C, nekaj bistvenega za samodejno ostrenje in druge napredne funkcije.
  • Preoblikovanje metod za specifične metode naprave (DSM) v funkcije, ki temeljijo na UUID, vključno z novimi DSM-ji za Okvir računalniškega vida (CVF) in I2C V2.
  • Izbira tipa naprave ACPI in konfiguracije ROM-a za senzorje kamere z ustreznimi naslovi.

Celoten sklop sprememb Izboljša naštevanje in konfiguracijo kamer v sodobnih operacijskih sistemihizogibanje pogostim težavam s prepoznavanjem, orientacijo in omejenimi funkcijami v prenosnikih in konvertibilnih računalnikih.

Platforma Qualcomm X1P42100: Poglobljeno odpravljanje napak in pomnilnik

Podpora za Qualcomm X1P42100 SoC Snapdragon X1 Plus je izboljšan s široko paleto funkcij, namenjenih razvoju in reševanju problemov. Ključne nove funkcije vključujejo:

  • Zaznavanje načina prenosa in pakiranje ramdump, kar olajša ekstrakcijo izpisov pomnilnika v primeru okvare.
  • Podpora za nalaganje slik ramdump in pakiranje slike APDP (Application Processor Debug Policy) znotraj CBFS, s čimer se gradivo za odpravljanje napak centralizira v sami vdelani programski opremi.
  • Izboljšave podsistema prikaza: definicija registrov MDSS za nadzor ure, Lucidole PLL API in ustrezna dodelitev DRAM-a za video potrebe.
  • Nastavitve v zasnova pomnilnika s premestitvijo regije BL31 in poravnavo pomnilnika aplikacij v varnem okolju (TZ), kar izboljša tako varnost kot izkoriščenost RAM-a.
  • Podpora voznikom CMD-DB (ukazna baza podatkov), ki omogoča poizvedovanje po naslovih in konfiguracijah strojnih pospeševalcev, pri čemer je območje v MMU preslikano kot nepredpomniljivo, da se izognemo neželenim stranskim učinkom.
  • Jasna ločitev skladov PRERAM in POSTRAM v ARM64, premik predglavnega sklada RAM v BSRAM in s tem optimizacija izkoriščenost pomnilnika in stabilnost v najzgodnejših fazah zagona.

Z vsemi temi prilagoditvami postaja platforma X1P42100 veliko bolj uporabniku prijazna za tiste, ki potrebujejo diagnosticiranje napak, analiziranje pomnilniških izpisov in prilagajanje delovanja SoC-ja v različnih produkcijskih scenarijih.

Coreboot 25.12 uvaja izboljšave v AMD-ju: Glinda, Faegan in napredni ACPI.

Na strani AMD-ja je poleg že omenjene širitve platforme Glinda s Faegan SoC prišlo do znatnih sprememb, osredotočenih na Kakovost integracije ACPI in upravljanje napakMed njimi lahko izpostavimo:

  • Poročilo o fiksnih baznih naslovih za vodilo LPC, skladno s specifikacijami in preostalo platformo.
  • Podpora Krmilniki I3C na ravni ACPI, širjenje komunikacijskih zmogljivosti s sodobnimi napravami.
  • Vključitev HEST (tabele virov napak strojne opreme), ki je ključna za operacijski sistem, da prejme podrobne informacije o napakah strojne opreme.
  • Razširitev ECAM MMCONF na 64-bitne naslove, ki omogoča delo z večji in kompleksnejši konfiguracijski prostori PCIe.
  • Inicializacija CRTM (Core Root of Trust for Measurement) v zagonskem bloku, kar krepi verigo zaupanja že od najzgodnejših faz zagona.

Poleg tega so bili uvedeni naslednji optimizacije pri izračunu MTRR Za platforme AMD to s poenostavitvijo konfiguracije predpomnilnika skrajša čas zagona, Glinda FSP pa je posodobljen z novimi različicami, ki izboljšujejo splošno stabilnost.

Infrastruktura ACPI in APEI za upravljanje napak

Zelo pomembna, čeprav vizualno manj privlačna značilnost je dodatek Obsežna infrastruktura APEI (Advanced Platform Error Interface) v glavah ACPIDodane so bile celotne strukture za podporo:

  • Viri napak Izjema pri preverjanju stroja (MCE).
  • Napake Nemaskirana prekinitev (NMI).
  • Poročila o PCIe AER (napredno poročanje o napakah).

Te strukture služijo kot osnova za tabele, kot so BERT (tabela zapisov napak pri zagonu), HEST in EINJ (tabela vbrizgavanja napak)da lahko platforme operacijskemu sistemu sporočijo natančno sliko napak strojne opreme in podpirajo modele obravnavanja napak, ki "najprej temeljijo na vdelani programski opremi".

Nove vrste in strukture se nadaljujejo uradne specifikacije ACPI in jih spremljajo notranje validacije, ki zagotavljajo, da so poročane informacije dosledne in uporabne za operacijski sistem in diagnostična orodja.

Konsolidacija struktur commonlib, endianness in pomnilnika v coreboot 25.12

Na področju skupnih knjižnic coreboot 25.12 združuje implementacije coreboot in libpayload endian.h glava v commonlibodpravljanje podvajanja in zagotavljanje, da celoten ekosistem uporablja iste funkcije pretvorbe endianness.

Kot del tega čiščenja sta bili odstranjeni stari funkciji header in swabXX(), s čimer je bil zaključen prehod na API za pretvorbo standardnega endianizmaPoleg tega so informacijske strukture pomnilnika obogatene z novimi polji za izboljšanje združljivosti s SMBIOS tipom 17 in za poročanje, na primer, napetosti modulov DDR3.

Popravljene so tudi podrobnosti o ravnanju z drevesom naprav (kot je pravilno preskakovanje žetonov NOP) in so zdaj shranjene. informacije o načinu zagona v CBMEMtako da se lahko koristni tovor bolje uskladi z vdelano programsko opremo v vidikih, kot so normalen zagon, stanje nizke napolnjenosti baterije ali stanje polnjenja.

Druge pomembne izboljšave gonilnikov in podsistemov, ki so priložene Corebootu 25.12

Manjše, a pomembne spremembe Ta seznam vključuje številne popravke in izboljšave s praktičnim vplivom na resnične sisteme:

  • Preoblikovanje podsistema prikaza MediaTek, s podporo za dvojni DSI in kompresijo pretoka prikaza (DSC) na ploščah MIPI ter izboljšanim DSI API-jem, ki dosledno posreduje registrske strukture.
  • Uporaba ponastavitve stanja Intel Skylake CSE za izboljšati zanesljivost ponovnih zagonov.
  • Izboljšave krmilnika zaslona Intel GMA, dodajanje predpomnilnika in veljavne logike predpomnilnika za robustnejše upravljanje svetlosti.
  • Popravki in prilagoditve gonilnika TPM, odprava podvojenih operacij in generiranje čistejše in natančnejše tabele ACPI.
  • Razširjena podpora za SPD z novimi deli DDR4 in popravki za ohišja z dvema čipoma ter novimi tipi podnožij SMBIOS za ohišja BGA1744.
  • Možnosti konfiguracije barv tipkovnice RGB na EC med zagonomzasnovano za opremo s prilagodljivo osvetlitvijo.
  • Poglobljen pregled implementacije tabele glagolov Azalia, izboljšanje vzdrževanja in dodajanje časovnih popravkov (npr. zakasnitev 521 mikrosekund po onemogočanju RESET#).
  • Podpora za generične grafične gonilnike za naprave, ki niso strogo VGA, s čimer se širi nabor podprte video strojne opreme.
  • Integracija pomnilnika z oznakami za ARMv9 MTE (razširitev označevanja pomnilnika) na platformah MediaTek, kar doda dodatno varnost pri upravljanju pomnilnika.
  • Vzporedna polnilna infrastruktura za platforme Google Bluey, ki omogoča hitrejše polnjenje baterije.
  • Podpora za USB Type-C v Qualcommu s konfiguracijo PHY in repetitorji ter gonilniki SoundWire za kodeka Cirrus Logic CS35L56 in CS42L43.
  • Razširitve ACPI za RISC-V, ki postopoma širijo podporo za to nastajajočo arhitekturo.

V ekosistemu koristnega tovora libpayload pridobi funkcije, kot so Preverite velikost fizičnega pomnilnika in združljivost s starejšim formatom LZ4. in popravki usmerjanja izjem ARM64, pri čemer se ohranja skladnost s spremembami commonlib in endian.

Orodjarna, blobovi in ​​posodobitev kode prodajalca

Da bi sledili preostalemu ekosistemu, coreboot 25.12 posodablja več orodij in komponent drugih ponudnikov. Ključne spremembe orodij vključujejo:

  • Posodobitev Binutils z različice 2.44 na 2.45.
  • Posodobitev ACPICA od izdaje 20250404 do 20250807, ki vključuje izboljšave in popravke v ekosistemu ACPI.
  • Odstranitev orodne verige nds32le-elf iz privzetih gradenj, ker je v trenutni podpori manj pomembna.

V kodi proizvajalca so glave FSP posodobljene Panther Lake (PTL) do FSP 3373_03 in Wildcat Lake (WCL) do 3344_03Poleg uporabe posodobitve FSP za platformo AMD Glinda se razvijajo tudi naslednji podmoduli:

  • Tretje osebe/blobs Premakne se iz revizije a0726508b8 na 4a8de0324, kar vključuje 39 sprememb (commit).
  • mikrokoda tretje osebe/Intel Posodobljeno je iz 4ded52b4b0 na f9100a225, z vključenim najnovejšim razpoložljivim popravkom mikrokode.

Te posodobitve zagotavljajo, da vdelana programska oprema, zgrajena na Corebootu 25.12 Izkoristite najnovejše popravke za varnost, stabilnost in združljivost ki jih ponujajo dobavitelji silicija.

Prenos, preverjanja in cikel izdaje Coreboot 25.12

Izvorno kodo za coreboot 25.12 lahko dobite neposredno z coreboot.org v formatu tar.xz (in različicah tar.gz, tar.bz2 ali zip)kot tudi iz ogledal in arhivov programske opreme, kot je Fossies. Različica, ki je distribuirana v stisnjenih datotekah, vključuje zgoščene vrednosti MD5, SHA1 in SHA256 za preverjanje integritete prenosa.

Poleg tega so izstrelitve Podpisujejo se s kodami PGP/GPGZa preverjanje datoteke lahko uporabite ukaz, kot je ta:

$ gpg –preveri coreboot-24.02.01.tar.xz.sig coreboot-24.02.01.tar.xz

Če GPG vrne sporočilo, kot je »Podpisa ni mogoče preveriti: Ni javnega ključa«, je dovolj, da pridobite pravilen ključ iz prstnega odtisa Objavljeno v dokumentaciji coreboot, znova zaženite preverjanje. Normalno je, da se opozorila o necertificiranih podpisih prikažejo kot zaupanja vredni: preprosto kažejo, da uporabnik še ni vzpostavil verige zaupanja za te ključe.

Seznam prstnih odtisov vključuje tipke za razvijalci, kot so Matt DeVillier, Jason Glenesk, Patrick Georgi, Angel Pons, Alexander Couzens ali Martin Roth, med drugim, nekateri od njih so že potekli, vendar so ohranjeni za zgodovinske namene.

Za tiste, ki želijo vedno delati v skladu z najnovejšimi trendi, nas projekt opominja, da je ideal neposredno klonirajte uradni repozitorij Git z:

$ git klon https://review.coreboot.org/coreboot.git

Stabilne različice, kot je 25.12, sledijo četrtletni cikel objavljanjaNaslednja napovedana izdaja je 26.03, predvidena za konec marca 2026. Medtem glavna veja še naprej prejema spremembe in popravke.

Z vsemi temi novimi funkcijami Coreboot 25.12 utrjuje svoj položaj kot Zrela alternativa lastniškemu BIOS-u, ki združuje podporo za novo in staro strojno opremo, izboljšane zmogljivosti odpravljanja napak in poročanja o napakah, napredne možnosti konfiguracije izvajalnega okolja ter čistejša in bolj dosledna tehnična osnova; posodobitev, ki sicer ni vidna revolucija za vsakogar, vendar pomeni pomemben korak za integratorje, proizvajalce originalne opreme in uporabnike, ki želijo prevzeti nadzor nad tem, kaj se zgodi, preden se operacijski sistem začne zaganjati.